‘20나노 4Gb DDR3 D램’ 기술 요점 정리

2014/03/18
공유 레이어 열기/닫기
주소가 복사되었습니다.

삼성전자가 세계 최초로 차세대 ‘20나노 4Gb DDR3 D램’ 양산에 성공했다는 소식을 3월 11일 삼성투모로우에서 전해드렸는데요.
☞ 삼성전자, 세계 최초 ‘20나노 4기가 비트 D램’ 양산

삼성전자는 독보적인 기술력으로 ‘20나도 D램 미세화 기술 한계 돌파! 최소형 4기가비트 D램 본격 양산!’이라는 메모리 기술의 새로운 지평을 열게 되었습니다.

아마 많은 분이 20나노 D램에 적용된 신개념 ‘개량형 이중 포토 노광 기술’, ‘초미세 유전막 형성 기술’에 대해 (대체 무슨 뜻인지… ㅡㅡ) 궁금하셨을 텐데요. 오늘은 삼성전자가 독자적으로 선보인 기술에 대해 쉽고 간략하게 소개해 드리려고 해요^^. 지금부터 하나씩 알아볼까요?

 

‘개량형 이중 포토 노광기술’, ‘초미세 유전막 형성기술’ 독자 기술로 공정 한계 극복

20나노 D램 이미지입니다.
▲ 20나노 D램

20나노 D램은 삼성전자가 독자적으로 개발한 ‘고집적, 초고속, 저전력’ 기술로 공정한계를 극복했습니다. 미세 회로 선폭을 구현하기 위해 20나노 D램에는 삼성전자의 신개념 개량형 이중 포토 노광 기술, 초미세 유전막 형성 기술이 동시에 적용됐는데요.

 

개량형 이중 포토 노광 기술

노광 기술(포토 리소그래피, Photo lithography)은 반도체 공정에서 웨이퍼 위에 감광액을 바르고 빛을 통과시킨 뒤 미세 회로를 그리는 기술을 말합니다. 여기에 이중 포토(더블 패터닝, Double Patterning) 기술은 미세한 회로를 만들기 위해 회로를 두 번에 나눠 그리는 것인데요. 즉, 하나의 회로 패턴을 완성하기 위해 같은 자리에 노광 공정을 두 번씩 진행하는 것이죠.

이렇듯 두 번 노광을 진행할 경우 미세한 차이가 발생할 수 있습니다. 나노미터 단위의 섬세한 공정이기 때문에 빛 파장의 베리에이션으로 1나노미터의 오차가 생기더라도 20나노미터의 회로가 양옆으로 1나노미터씩 늘어나 22나노미터 회로가 되고, 2나노미터의 오차가 발생하면 24나노미터 회로가 되죠.

특히 동작 속도가 특히 빠른 4Gb D램에서는 40억 개가 넘는 셀들에 특성 불량이 발생하지 않도록 한 치의 어긋남도 없이 정확하게 그려야 하므로 더욱 어려운 작업이라고 할 수 있습니다.

하지만 삼성전자는 이번에 개량형 이중 포토 노광 기술을 개발함으로써 고속 동작에도 안정적으로 동작하도록 정확히 20나노미터에 맞춰 회로를 구성할 수 있게 되었습니다. 이로써 20나노 D램의 생산 비중을 빠르게 확대해 나갈 수 있게 되었음은 물론, 차세대 10나노급 D램도 적기에 양산할 수 있는 원천기술을 확보하게 되었답니다.

 

초미세 유전막 형성기술

D램은 셀을 구성하는 캐패시터에 전하가 있는지(1) 없는지(0)의 여부에 따라 0과 1의 디지털 신호를 구분하는데요. 문제는 D램 셀은 특성상 캐파시터 내의 전하 값을 매우 짧은 기간만 저장할 수 있다는 점입니다. 이 때문에 컴퓨터에서는 CPU의 주기에 맞춰 64ms로 리프레시 동작 모드를 통해 주기적으로 셀에 전기를 공급합니다. 그러나 셀 불량으로 전자가 리프레시 되기도 전에 방전되면서 전하 값이 달라지면 원래 값을 인식하지 못하고 반도체가 오작동을 하게 되죠.

따라서 캐패시터를 만들 때에는 전하가 너무 빠르게 새거나 옆 캐패시터 전하의 영향을 받아서 전하가 빠져 나가지 않도록 유전막을 형성하는데요. 이 유전막은 전기선의 플라스틱 피복선 같은 절연막 역할을 합니다. 여기서 유전막의 균일성을 유지하는 것이 반도체 제조의 핵심공정이라고 할 수 있습니다.

이에 삼성전자는 초미세 유전막 형성 기술을 통해 셀 캐패시터의 유전막 형성 물질을 옹스트롬(10분의 1나노) 단위로 초미세 제어함으로써 20나노에서도 우수한 셀 특성을 확보했는데요. 기존에 분자 단위의 물질을 사용하던 나노 공정을 나노의 1/10인 옹스트롬 단위의 원자구조 물질을 사용해 균일한 유전막을 만든 것이죠.

기존에 분자 물질로 유전막을 만들 경우에는 입자가 커서 균일한 막질을 형성하기 어려운데다 분자보다 엄청나게 작은 전자가 새지 않도록 유전막층을 더욱 두껍게 발라야 했습니다. 그럴 경우 유전막층이 두꺼워져 트랜지스터 내의 전하의 저장량은 대폭 줄어들게 되는데요. 같은 조건에서 20나노 캐패시터를 만들 경우에는 더 작아진 트랜지스터에 분자구조로는 균일한 유전막을 만들기가 너무 어려울 뿐만 아니라 전하의 저장량도 너무 줄어들게 된다는 것입니다.

그래서 바로 25나노 캐패시터보다도 훨씬 작은 20나노 캐패시터에서 유전막이 얼마나 얇고 촘촘하게 작게 만드느냐는 것이 20나노 공정의 성공의 관건이 된 것입니다. 이번에 양산에 성공한 20나노 D램은 물질의 최소단위인 원자 물질을 사용해 유전막을 형성함으로써 얇은 막으로도 촘촘한 절연층을 형성했기 때문에 셀을 구성하는 캐패시터에서 전하가 새지 않는 우수한 특성을 확보한 것이죠.

삼성전자가 세계 최초로 양산에 성공한 20나도 D램과 D램 모듈입니다. ▲삼성전자가 세계 최초로 양산에 성공한 20나도 D램과 D램 모듈

이제, 조금은 삼성전자의 신개념 기술이 이해가 되셨나요? 이를 통해 20나노 DDR3 D램 모듈은 PC에서 기존 25나노 대비 소비전력을 25% 절감할 수 있을 뿐만 아니라 글로벌 IT 업체들에 최고 수준의 ‘초절전 그린 IT 솔루션’을 제공하게 되는데요. 초고속, 저전력, 고용량을 위한 삼성전자의 기술은 앞으로도 계속 될 것이랍니다.

또 하나! 삼성투모로우에서 전해드리는 알기 쉽고 재미있는 반도체 이야기도 많이 기대해주세요!

제품뉴스 > 반도체

제품뉴스

삼성전자 뉴스룸의 직접 제작한 기사와 이미지는 누구나 자유롭게 사용하실 수 있습니다.
그러나 삼성전자 뉴스룸이 제공받은 일부 기사와 이미지는 사용에 제한이 있습니다.
<삼성전자 뉴스룸 콘텐츠 이용에 대한 안내 바로가기>

TOP